

JP-U-S63-44522

TITLE OF THE INVENTION

Filter Circuit

5

What is claimed is:

1. An integrated circuit filter capable of variable cutoff frequency, comprising:

10

N (where $N \geq 2$) resistor circuits, connected in parallel each other, each comprising a switching circuit including at least a bipolar transistor; and a resistance element being connected in series with the switching circuit, wherein

15

a capacitance element, which is grounded in an alternating way, is commonly connected to the N resistor circuits,

20

the capacitance element is a component connected with the integrated circuit externally by way of an external pin.

THIS PAGE BLANK (USPTO)

公開実用 昭和63- 44522

⑩ 日本国特許庁(JP)

⑪ 実用新案出願公開

⑫ 公開実用新案公報(U)

昭63- 44522

⑬ Int. Cl.⁴

H 03 H 7/06

識別記号

庁内整理番号

7328-5J

⑭ 公開 昭和63年(1988)3月25日

審査請求 未請求 (全 頁)

⑮ 考案の名称 フィルタ回路

⑯ 実 願 昭61-136107

⑰ 出 願 昭61(1986)9月6日

⑱ 考 案 者 吉 澤 重 雄 東京都港区芝5丁目33番1号 日本電気株式会社内

⑲ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑳ 代 理 人 弁理士 芦 田 坦 外2名

明 細 書

1. 考案の名称

フィルタ回路

2. 実用新案登録請求の範囲

1. シャ断周波数切換え可能な集積化フィルタ回路において、少なくともバイポーラ・トランジスタを含む素子で構成されるスイッチ回路と、該スイッチ回路に直列に接続された抵抗素子とを含む回路を並列に N 個 ($N \geq 2$ の整数) 接続し、これらの接続回路には交流的に接地される容量素子を共通部品として接続し、しかも該容量素子は集積化回路から外部ピンを介して外付部品とすることを特徴とするシャ断周波数切換え可能なフィルタ回路。

2. 実用新案登録請求の範囲第1項記載のフィルタ回路を M 個 ($M \geq 2$ の整数) 縦続接続することを特徴とするシャ断周波数切換え可能なフィルタ回路。

3. 考案の詳細な説明

〔産業上の利用分野〕

本考案はフィルタ回路に関し、特に集積化に適したシャ断周波数の切換えが可能なフィルタ回路に関する。

〔従来技術〕

外部制御信号を用いてシャ断周波数の切換えを可能としたフィルタ回路は種々提案されている。SCF (Switched Capacitor Filter) 回路においては、そのクロック周波数を変更する事でシャ断特性を変更する事が可能であり、集積化も容易である。

〔考案が解決しようとする問題点〕

上述したフィルタ回路において、SCF 回路を使うのは非常に有利であるが、クロック信号を使用するため、フィルタの前後に時間的に連続なフィルタを入れてクロック信号をシャ断する必要がある。今、必要なフィルタ特性が急しゅんな場合には、この前後のフィルタを加えても余りある優位性があるが、比較的ゆるやかなシャ断特性でもよ



い場合には、回路の効率が悪くなる。また、特に周囲の回路がアナログ系で小信号をあつかっている場合、クロック信号の高調波分の放射も無視できなくなり、不利になるという欠点がある。更に、SCF 回路は、一般的には CMOS プロセスを使用するため、低電圧（例えば 1 V）での動作は困難である。そのため、もし、乾電池 1 本で動作する装置に SCF 回路を採用しようとするならば、昇圧回路が必要となり、これも装置の小型化、価格低減化に対して大きな欠点となる。

〔問題点を解決するための手段〕

本考案は、シャ断周波数切換え可能な集積化フィルタ回路において、少なくともバイポーラ・トランジスタを含む素子で構成されるスイッチ回路と、該スイッチ回路に直列に接続された抵抗素子とを含む回路を並列に N 個（ $N \geq 2$ の整数）接続し、これらの接続回路には交流的に接地される容量素子を共通部品として接続し、しかも該容量素子は集積化回路から外部ピンを介して外付部品としたことを特徴とする。

〔実施例〕

次に、本考案について、図面を参照して説明する。

第1図は本考案の一実施例のブロック図である。
11は入力端子、12、13は少なくともバイポーラ・トランジスタを含んだ素子で構成された電氣的に制御可能なスイッチ回路、14、15はそれぞれ抵抗値 R_1 、 R_2 の抵抗素子、16は容量値 C の容量素子、17は出力端子である。18、19は制御信号用入力端子で、これらの入力は相補的なものとなる。110は外部ピンである。

今、スイッチ12をオン、スイッチ13をオフとすれば、本回路のシャ断角周波数は $1/R_1C$ で決定され、逆にスイッチ12をオフ、スイッチ13をオンとすれば、シャ断角周波数は $1/R_2C$ で決定される。ここで、容量素子16以外のAで囲まれた部分はICチップ上で構成し、容量素子16は外付部品とする。

一般に、ICチップ上で構成する部品の特性の絶対値のバラツキは比較的大きくなるが、相対誤

差は非常に少なくできる。従って、シャ断周波数の絶対値を外付部品の容量値Cで設定すれば、シャ断周波数の相対値は製造バラツキに依らず、一定に保たれる。また、外付の容量素子16の片側は接地であるから、IC内部から外部へのピン数は1次のフィルタ当り、1個で済む。

第2図は第1図のスイッチ回路の一実施例である。入力端子11、出力端子17、制御端子18がそれぞれ第1図の同一番号部分に対応している。24～28のNPNトランジスタ、29～211のPNPトランジスタによりボルテージ・フォロア回路を構成する。また、NPNトランジスタ213、電流制限用抵抗素子214により、バイアス用の定電流源212をスイッチする。バイポーラ・トランジスタを使用した第2図の様な回路であれば、電源電圧1V程度でも充分動作するものが実現できる。

第3図は本考案の別の実施例を示す。31は入力端子、32～35は少なくともバイポーラ・トランジスタを含んだ素子で構成された電氣的に制

御可能なスイッチ回路，36～39は抵抗値が R_1, R_2, \dots, R_n の抵抗素子，310は容量値Cの容量素子，311は制御信号入力端子，312は出力端子，313は外部ピンであり，Bで囲まれた部分はICチップ上に実現し，容量素子310を外付部品とする。本実施例では R_1C, R_2C, \dots, R_nC の値によって決まるn種類のしゃ断周波数を切り換えるようにしたものであり，この場合でも，外部ピン数および外付部品数は各々1個でよい。

第4図は本考案のさらに別の実施例を示したものである。41は入力端子，42～45は少なくともバイポーラ・トランジスタを含んだ素子で構成される電氣的に制御可能なスイッチ回路，46，47は抵抗値 R_1 の抵抗素子，48，49は抵抗値 R_2 の抵抗素子，410，411は容量値Cの容量素子，412は制御信号入力端子，413は出力端子，414，415は外部ピンであり，Dで囲まれた部分はICチップ上に実現し，容量素子410，411を外付部品とする。本実施例の場合，2次のフィルタ特性を得るため，外付部品，外部ピンは各々2

個となる。

〔 考案の効果 〕

以上説明したように本考案は、受動 C R フィルタの 1 つの素子値を少なくともバイポーラ・トランジスタを含んだ素子で構成された電氣的に制御可能なスイッチにより切換える事により、集積化した場合、外付部品が少なく、外部ピン数が少なく、かつ低電圧（例えば 1 V）で動作し、周波数切換え可能な簡易型フィルタを構成する事ができる。

4. 図面の簡単な説明

第 1 図は本考案の一実施例のブロック図、第 2 図は本考案で使用するスイッチ回路の一実施例の回路図、第 3 図は本考案の別の実施例のブロック図、第 4 図は本考案のさらに別の実施例のブロック図である。


1 2 , 1 3 , 3 2 , 3 3 , 3 4 , 3 5 , 4 2 ,
4 3 , 4 4 , 4 5 … 電氣的に制御可能なスイッチ
回路 . 1 8 , 1 9 , 2 3 , 3 1 1 , 4 1 2 … 制御信号

入力端子，110，313，414，415…外部ピン。


代理人 (7783) 弁理士 池田 憲保




第 1 図




第2図



第3図



第4図



THIS PAGE BLANK (USPTO)